verilog coding過程中，經(jīng)常需要調(diào)用其他module，業(yè)內(nèi)俗稱“例化”(instance)。根據(jù)module的信號列表一行行的敲代碼...
投稿
收錄了5篇文章 · 3人關(guān)注
-
Python腳本輔助快速verilog例化
-
GVIM abbr使用方法碼農(nóng)同志們?nèi)绾慰焖俚慕VIM的模板，在碼代碼時刻快速的調(diào)出模板使用。可以有效的減少重復(fù)代碼的輸入，從而提高效率； 建立一個abbr.vim文...
-
SPI實(shí)現(xiàn)（verilog）
幫朋友寫了個比較簡單的SPI MASTER 電路，現(xiàn)在公布源代碼，以便初學(xué)者學(xué)習(xí)之用； 1. 源代碼 2.使用方法 使用前需要更改以下CODE：...
-
Win10+Questasim UVM驗(yàn)證環(huán)境Running很多朋友已經(jīng)習(xí)慣了在工作站跑VCS+UVM驗(yàn)證；本文簡單地介紹如何在個人PC（OS：Win10）上利用Questasim/Modelsim運(yùn)行U...
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1881139527',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://upload.jianshu.io/collections/images/1805913/%E5%BE%AE%E4%BF%A1%E5%9B%BE%E7%89%87_20190705214543.jpg', '推薦專題《ASIC DV》（ 分享自 @簡書 ）','http://m.itdecent.cn/c/fccb9d820f0d?utm_campaign=maleskine&utm_content=collection&utm_medium=reader_share&utm_source=weibo','頁面編碼gb2312|utf-8默認(rèn)gb2312'));){kind=link}