遇到的問題，方方面面。

一.軟件選擇和使用

hfss3d全波仿真準(zhǔn)確度最高，但是所用時間比較長，對電腦內(nèi)存要求比較高，建模復(fù)雜度高，費(fèi)時間，對操作要求比較高，設(shè)置需要詳細(xì)和仔細(xì)考慮，比如仿真尺寸要大于求解頻率的十分之一，求解頻率要設(shè)置在整個頻帶的三分之二。設(shè)置waveport還是lumpedport，二者區(qū)別在哪，使用環(huán)境和條件，設(shè)置需要注意的點(diǎn)。

2.sigrity power si 使用的是mom 和workflow流暢算法當(dāng)信號寬度遠(yuǎn)大于厚度可以用矩量法。同時需要注意設(shè)置port值要小，因電源平面阻抗是毫歐級，根據(jù)傳輸線阻抗變化公式端口阻抗會對仿真結(jié)果有影響，所以要合理設(shè)置端口激勵阻抗。

3.ADS優(yōu)勢主要是通道仿真，此軟件是2.5d結(jié)構(gòu)，在做前仿真的時候評估可以節(jié)省時間，在最終仿真階段需要注意最終的snp需要保證snp準(zhǔn)確性，在通道仿真領(lǐng)域ads的優(yōu)勢非常明顯，但也要注意模型的限制性，如模型寄生參數(shù)的帶寬范圍。還要注意模型是最終版還是draft版本等。

4.q3d和sigrity都可用于rlgc提取，但是q3d fem算法永遠(yuǎn)最準(zhǔn)確 sigrity求解速度快。而且q3d是靜電場求解法，即仿真尺度在第三個維度上要＜波長十分之一，所以無法考慮輻射和遠(yuǎn)場

二.使用測試設(shè)備

1.VNA一般可以和plts聯(lián)合使用，使用前要校準(zhǔn)，注意掃描頻率點(diǎn)，越多準(zhǔn)確度越高，average參數(shù)建議最少設(shè)置2，這個也是越多越準(zhǔn)，但是要結(jié)合時間和效率做均衡。注意測小信號的器件，輸出power不要太小。使用中發(fā)現(xiàn)，將兩個端口連接起來且power設(shè)置為負(fù)30dbm時候測試曲線會比較模糊，此時在當(dāng)下線纜連接器和實(shí)驗(yàn)環(huán)境情況下準(zhǔn)確度已經(jīng)不夠。校準(zhǔn)的時候注意選擇性能特別好的連接頭和高頻線纜，連接需要注意擰緊，且放在一個平面上。從安全角度考慮注意要戴靜電手環(huán)。

2.TDR的測試原理是(v2-v1)/(v2+v1)=(z2-z1)/(z2+z1).內(nèi)部給定v1和z1內(nèi)部示波器測試到v2可以算出z2.需要注意的是上升時間越陡對于同一器件反射越嚴(yán)重。需要根據(jù)帶寬來設(shè)定發(fā)送信號的上升時間，還需要注意的是因?yàn)橐獪y試差分信號，所以需要做skew校準(zhǔn)，測試用的線要保持一致，測試用的線要校準(zhǔn)。使用探針時要注意盡量垂直點(diǎn)上，而且在接觸的地方阻抗會很高，就一個點(diǎn)，面積小。

3.示波器需要注意用采樣示波器或者時時示波器

三.仿真流程

1.prelayout階段走線疊層評估，考慮速率選擇板材，如光模塊距離短可以選m6，m7.而對于112g 56g高速率的信號且距離較長，需要m8材料。一般電源層使用較差材料RTF.選擇疊層需要考慮厚度需要合理選擇材料dk，另外材料的roughness和df對損耗有影響，一般認(rèn)為m7，m8 roughness為0.25um df在0.002到0.003之間。

2.疊層確認(rèn)后需要給板廠評估，報價。之后需要draft走線評估，電容下方怎么挖空，bga和貼片，連接器處怎么處理，線長要走多長。規(guī)則的導(dǎo)入。線距，線寬，同一對長度差，需要注意一點(diǎn)是速率特別高的時候補(bǔ)長度不要鋸齒形狀補(bǔ)長度，那樣在高頻的時候線間距會比較近，容易產(chǎn)生容性耦合。表層線距離遠(yuǎn)，內(nèi)層線距離可以近些，線盡量走內(nèi)層，過孔信號線要背鉆，不背鉆的話相當(dāng)于該處容性增強(qiáng)，使得阻抗下降。其他注意事項(xiàng)等走線規(guī)則

4.ibis ami channel仿真。多板連接起來看眼圖，調(diào)預(yù)加重和dfe ffe ctle調(diào)整眼圖。一般芯片會給一個參考，在這個參考范圍附近掃描，然后調(diào)整。

三.解決信號完整性各不連續(xù)處的方法和理論根據(jù)

四.ibis ami模型

ibis模型的話有package 模型 model帶pin腳的，或者是差分的，要知道模型的適用條件，用模型之前要知道模型是否可用是什么版本，初始版本還是最終確認(rèn)版本這樣，另外電壓的范圍是否是2vcc到負(fù)vcc另外波形的描點(diǎn)是否充沛，是否單調(diào)。還做過頻率的阻抗掃描，可以得到模型的使用頻率等。ami是升級版的ibis模型，一般調(diào)的時候可以先按照芯片給的deafult的情況去看結(jié)果。結(jié)果不好可以觀察波形做通道和參數(shù)聯(lián)合調(diào)整。ctle dfe ffe emphais deemphais.

五.項(xiàng)目討論

六.仿測回歸

考慮模型局限性和測試是否準(zhǔn)確。

七.EMC

emc曾經(jīng)遇到小信號的兩個芯片的地平面不共地的情況，噪聲對信號會有影響，將兩個芯片的地結(jié)合起來解決了問題。這里面引入了地回流路徑的問題，地平面在時領(lǐng)域里面看最好也是一個平穩(wěn)的地面這樣會比較好。還有就是器件和走線最好不要放在靠近pcb邊緣的地方，這樣容易產(chǎn)生干擾，從電場來說也會影響信號的特性。另外最好不要有跨分割平面的走線，那樣等同于一個開槽天線，信號向外輻射的能力非常強(qiáng)。最后要說的就是差分線的skew會造成共模干擾，注意等長的問題，另外當(dāng)速率特別高的時候繞線等長如果是鋸齒行的會有容性耦合，雖然長度相等，但是信號傳輸?shù)穆窂讲⒉幌嗟取?/p>

八.PCB制成需要注意問題

pcb最小線距一般是4mil，截面積是梯形，仿真需要把實(shí)際情況考慮進(jìn)去，過孔焊盤和孔距離一般5mil以上，背鉆直徑一般到大于27mil，背鉆一般留10到12milstub，stub相當(dāng)于容性，容性增大，阻抗下降，影響特性。如果是插連接器的這種背鉆留40mil。bgasolder如何焊接上的，fpc和pcb焊接的時候厚度2到4mil.孔有疊錯孔疊錯孔還有焊盤的內(nèi)外徑要求內(nèi)徑和外徑。另外連接平面的機(jī)械孔和激光孔，激光的孔比較小，可以打的密，機(jī)械孔便，孔尺寸大。相關(guān)的疊層是越來越升級，損耗是越來越低，疊層需要考慮它的dk df roughness這些。不同的編制方式和含膠量對dk df都有影響 一般hvlp3粗糙度0.25um，dk是隨著頻率升高先降低到thz以上再升高。df是先變大再變小。

九.技術(shù)溝通能力問題

自我呈現(xiàn)讓別人接受的多樣式呈現(xiàn)，視頻ppt sharing 專利。還有就是相互的。信息傳達(dá)的準(zhǔn)確性，追蹤和閉環(huán)。最關(guān)鍵還是把事情說明白，然后詢問下看看對方怎么理解。

十.研究生項(xiàng)目

十一.協(xié)議

有的是芯片規(guī)范，有的是協(xié)議規(guī)范。一般都會規(guī)范插入損耗，回波損耗，sdc scd 和scc。信號設(shè)置按照差分設(shè)計(jì)所以scc要求比較寬泛，而sdc scd表示的是差分轉(zhuǎn)共模，共模轉(zhuǎn)差分。插入損耗和回波損耗耗可以反應(yīng)通道的匹配情況和能量損耗情況。