硬件工程師必會(huì)模塊之MOS管基本門(mén)邏輯電路

本文你可以學(xué)到什么?

1.??MOS管構(gòu)成的緩沖器Buffer和漏極開(kāi)路門(mén)?OD門(mén)是數(shù)字電路非常重要的概念,怎么構(gòu)成的; 2.?反相器,線與邏輯怎么玩,又怎么用呢? 3.??根據(jù)原理圖,真值表,應(yīng)用典型電路全面了解基本的邏輯門(mén),與門(mén),或門(mén),與非門(mén)。 4.??半導(dǎo)體SS, TT, FF是怎么回事? ? ? ? ? ?? 1. MOS管邏輯電路(與門(mén),或門(mén),非門(mén)等) 作為硬件工程師,不能不懂芯片;而要想懂芯片,MOS管構(gòu)成的各種基本邏輯電路必須熟記于心,才能夠更熟練的看懂芯片框圖。場(chǎng)效應(yīng)管(Field-Effect Transistor)通過(guò)不同的搭配可以構(gòu)成各種各樣的門(mén)電路,如開(kāi)篇所說(shuō),這些最基本的單元電路或許是現(xiàn)代IC的基礎(chǔ)。以下的電路形式在常用的74系列的芯片中大量存在著,之后介紹的OD門(mén),緩沖器則常見(jiàn)于芯片的GPIO口等管腳的設(shè)計(jì)。? ? ? ? ?
? ? ? ? ?
MOS管構(gòu)成基本的與門(mén)、或門(mén)電路 ? ? ? ? ?
與門(mén)可以由六個(gè)管子構(gòu)成,通過(guò)示意圖應(yīng)該能更清楚看出與門(mén)的工作示意圖,然后由真值表可以看出輸入輸出的對(duì)應(yīng)關(guān)系。本文中給出與門(mén)的對(duì)應(yīng)電路,如有興趣,大家可以思考或門(mén)的電路結(jié)構(gòu),其實(shí)二者是存在對(duì)應(yīng)關(guān)系的。? ? ? ? ?
? ? ? ? ? ? ?? 2. 反相器 ? ? ? ? ?
下圖則給出了反相器的電路圖,輸入和輸出狀態(tài)相反,謂之反相器。? ? ? ? ?
? ? ? ? ?
電路分析: ? ? ? ? ?輸入Vi為低電平時(shí),上管導(dǎo)通,下管截止,輸出為高電平;輸入Vi為高電平時(shí),上管截止,下管導(dǎo)通,輸出為低電平。 與非門(mén) ? ? ? ? ?
下圖則給出了與非門(mén)的電路圖,與非門(mén)也就是同為零,異為一。? ? ? ? ?
  1. 當(dāng)A,B輸入均為低電平時(shí),1,2管導(dǎo)通,3,4管截止,C端電壓與Vdd一致,輸出高電平。
  2. 當(dāng)A輸入高電平,B輸入低電平,1,3管導(dǎo)通,2,4管截止,C端電位與1管的漏極保持一致,輸出高電平。
  3. 當(dāng)A輸入低電平,B輸入高電平,2,4導(dǎo)通,1,3管截止,C端電位與2管的漏極保持一致,輸出高電平。
  4. 當(dāng)A,B輸入均為高電平時(shí),1,2管截止,3,4管導(dǎo)通,C端電壓與地一致,輸出低電平。
4. 緩沖器Buffer ?? ? ? ?
CMOS緩沖器(buffer),緩沖器跟反相器是對(duì)立的,緩沖器輸入與輸出相同,反相器輸入與輸出相反。? ? ? ? ?
? ? ? ? ?
? ? ? ? ?
電路分析: ? ? ? ? ?前面一級(jí)Q1,Q2組成了一個(gè)反相器;后面一級(jí)Q3,Q4又構(gòu)成了一個(gè)反相器,相當(dāng)于反了兩次相,于是又還原了。? ? ? ? ?5. 漏極開(kāi)路門(mén) ? ? ? ? ?
漏極開(kāi)路門(mén)是一個(gè)十分經(jīng)典常用的電路,常見(jiàn)于主芯片的GPIO口或者單片機(jī)的GPIO口的設(shè)計(jì)中。要最重要的一點(diǎn)就是:漏極開(kāi)路是高阻態(tài),一般應(yīng)用需要接上拉電阻。? ? ? ? ?
【漏極開(kāi)路門(mén)的應(yīng)用-線與邏輯】Z=z1xz2xz3 ? ? ? ? ?
? ? ? ? ?“線與”邏輯是因?yàn)槎鄠€(gè)邏輯單元的輸出的三極管,共享一個(gè)上拉電阻,只要一個(gè)邏輯單元輸出低電平,即集電極(漏極)開(kāi)路輸出的管子導(dǎo)通,那么輸出低電平;而只有全部單元截止,輸出端被上拉電阻置為高電平,這是一個(gè)很實(shí)用的電路,可以用于邏輯仲裁等電路系統(tǒng)中。 或許工作幾年后,一般會(huì)覺(jué)得二極管三極管電路很簡(jiǎn)單,那只能說(shuō)明研究得還不夠深入。有時(shí)候越簡(jiǎn)單的東西底層的東西其實(shí)更復(fù)雜。比如從工藝角度來(lái)說(shuō),晶體管分為T(mén)T, SS, FF, IC設(shè)計(jì)是繞不過(guò)這些的,基礎(chǔ)也并不容易,考慮到更深入一些,又覺(jué)得只學(xué)到皮毛。? ? ? ? ?
? ? ? ? ?? 總結(jié): MOS管(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)是一種常見(jiàn)的半導(dǎo)體器件,用于構(gòu)建數(shù)字邏輯電路。它可以用來(lái)實(shí)現(xiàn)基本門(mén)邏輯電路,如與門(mén)、或門(mén)、非門(mén)等。
與門(mén)(AND Gate):由兩個(gè)MOS管串聯(lián)構(gòu)成。當(dāng)且僅當(dāng)輸入信號(hào)A和輸入信號(hào)B同時(shí)為高電平時(shí),輸出信號(hào)才為高電平。 或門(mén)(OR Gate):由兩個(gè)MOS管并聯(lián)構(gòu)成。當(dāng)輸入信號(hào)A或輸入信號(hào)B至少有一個(gè)為高電平時(shí),輸出信號(hào)為高電平。 非門(mén)(NOT Gate):由一個(gè)MOS管構(gòu)成。當(dāng)輸入信號(hào)為高電平時(shí),輸出信號(hào)為低電平;當(dāng)輸入信號(hào)為低電平時(shí),輸出信號(hào)為高電平。 異或門(mén)(XOR Gate):由多個(gè)MOS管組合構(gòu)成。異或門(mén)輸出信號(hào)為高電平的條件是輸入信號(hào)中的高電平個(gè)數(shù)為奇數(shù)。 這些門(mén)邏輯電路是數(shù)字電路中最基本的構(gòu)建模塊,可以用于構(gòu)建更復(fù)雜的數(shù)字邏輯電路和計(jì)算機(jī)芯片。 ? ? ? ? ??

?著作權(quán)歸作者所有,轉(zhuǎn)載或內(nèi)容合作請(qǐng)聯(lián)系作者
【社區(qū)內(nèi)容提示】社區(qū)部分內(nèi)容疑似由AI輔助生成,瀏覽時(shí)請(qǐng)結(jié)合常識(shí)與多方信息審慎甄別。
平臺(tái)聲明:文章內(nèi)容(如有圖片或視頻亦包括在內(nèi))由作者上傳并發(fā)布,文章內(nèi)容僅代表作者本人觀點(diǎn),簡(jiǎn)書(shū)系信息發(fā)布平臺(tái),僅提供信息存儲(chǔ)服務(wù)。

相關(guān)閱讀更多精彩內(nèi)容

友情鏈接更多精彩內(nèi)容