IP屬地：陜西
-
快速DUT驗證
sometimes,自己寫了塊RTL，想快速地輸入激勵看一下結果；根據(jù)UVM的套路一步步的搭建看來是太費勁了；本文就給出了一種簡單方法，可以快速...
-
聊一聊8B/10B的verilog實現(xiàn)1. 設計思想 1.1 輸入輸出與功能簡述 8B/10B的輸入： d8[7:0]：待編碼信號； dp_in：鏈路目前的disparity k_e...
-
用C構造網(wǎng)絡數(shù)據(jù)包（可作為SV的激勵）
作為一個非SDK開發(fā)者，對于舞弄C完成硬件寄存器配置，寫各種底層SDK的JOB覺得非常的神奇；對于bit，byte級別的操作，覺得C操作起來好吃...
-
聊一聊CRC并行計算CRC簡單算法和一種并行計算請參考《CRC原理與快速verilog仿真》LFSR的定義請參考《多項式乘除法的LFSR實現(xiàn)》 1 單一寬度的并行C...
-
CRC原理與快速Verilog仿真1 CRC算法 如 POLY=10011；輸入DATA=11100110； POLY位寬=5； 將DATA后面添加5-1=4位個0；DATA...
-
自動搭建UVM環(huán)境--Auto ENV（V1.0）
如何的快速的搭建UVM環(huán)境呢，最好是一鍵式的創(chuàng)建，User只填空式的修改部分文件即可；基于這樣的設想，開發(fā)了Auto Env的腳本； 1 ENV...
-
計算機組成與設計RISC-V版導讀--Chapter2chapter2 Instructions: Language of the Computer 秉承著計算機專家的一貫思路，首先介紹一下子指令；...
-
計算機組成與設計RISC-V版導讀--Chapter1
Chapter1 Computer Abstractions and Technology 寫過論文的人對abstraction一定不會陌生；不...
-
計算機組成與設計RISC-V版導讀--前言最近由于NCP隔離在家，無所事事，索性讀一本好書，將自己的心得分享給大家；本書的名稱為《計算機組成與設計 硬件/軟件接口 RISC-V版》 讀大...