IP屬地：寧夏
-
C3 - Cachline詳解開頭 我們都知道CacheLine（簡(jiǎn)稱CL）在CPU內(nèi)部起到緩存的作用，多核CPU還有緩存行一致性協(xié)議來協(xié)同各個(gè)核心的CL數(shù)據(jù)，達(dá)到同步與高效...
-
Linux隨筆 - 這么解釋mmap可能好理解些
寫在前面 經(jīng)常能刷到講解linux內(nèi)核相關(guān)知識(shí)的文章以及課程，大部分是賣課的，給我的感覺就是不太好懂，甚至越講越不懂，越講越復(fù)雜。我今天思考了一...
-
C2- CPU緩存一致性原理一些常識(shí) CPU不能直接訪問內(nèi)存（write-back內(nèi)存模型，也是主流模型），必須通過L1-L3才能訪問到內(nèi)存（具體執(zhí)行是L3環(huán)形總線）; C...
-
C1-局部性原理-MCPU的局部性原理非常大的影響到了程序的性能，很多性能調(diào)優(yōu)的場(chǎng)景就跟這個(gè)相關(guān)。比如說：Cacheline，字節(jié)對(duì)齊，甚至這個(gè)原理影響了編程語言的...
-
R - Jeff Dean - Numbers Everyone Should Know
Google Pro Tip: Use Back-of-the-envelope-calculations to Choose the Best...
-
多線程編程那些事多線程編程那些事 標(biāo)簽：HPC、多線程、JMM、Volatile、鎖、CPU多核構(gòu)架、Happens before、LOCK指令 先看一段代碼：...
-
圖解CPU的內(nèi)存管理——徹底講透分段與分頁先總結(jié)，圖在?? 1、作為OS的基礎(chǔ)，CPU能支持什么內(nèi)存訪問模型，OS就必須跟隨； 2、Intel CPU支持分段與分頁兩種模型； 3、Inte...
-
性能調(diào)優(yōu)那些事兒性能調(diào)優(yōu)那些事兒 問題 性能優(yōu)化是軟件開發(fā)中最重要的活動(dòng)，也是軟件工程中的深水區(qū)，可以說也是衡量一個(gè)程序員能力高低的標(biāo)準(zhǔn)。在大廠的面試中性能調(diào)優(yōu)...
-
程序是怎么跑起來的——虛擬內(nèi)存與動(dòng)態(tài)鏈接Linux程序是怎么執(zhí)行的——?jiǎng)討B(tài)鏈接 0、前言 計(jì)算機(jī)的核心任務(wù)就是運(yùn)行程序，而程序是如何運(yùn)行的？這個(gè)問題一直困擾我很多年。網(wǎng)上有很多資料介紹...