IP屬地：陜西
-
vivado學(xué)習(xí)——添加約束和生產(chǎn)bit文件添加約束文件，是將FPGA的引腳和相應(yīng)的電平信息添加到工程中去。 生產(chǎn)bit文件，是為了在線調(diào)試。 點(diǎn)擊PROJECT MANAGER——IMP...
-
vivado學(xué)習(xí)——仿真Verilog的代碼編寫(xiě)完成了，代碼是否正確，需要經(jīng)過(guò)仿真的驗(yàn)證。 打開(kāi)FreDivDou的工程， 點(diǎn)擊Sources中的“+”， 選擇添加仿真...
-
vivado代碼編寫(xiě)——倍頻（使用IP核）FPGA的倍頻用代碼來(lái)實(shí)現(xiàn)比較復(fù)雜，簡(jiǎn)單的方法就是使用PLL核。 PLL全稱(chēng)是Phase Locked Loop，即鎖相環(huán)，是一種反饋控制電路。...
-
vivado代碼編寫(xiě)——分頻
要開(kāi)始編寫(xiě)verilog代碼了，以常用的分頻為例，編寫(xiě)一個(gè)簡(jiǎn)單的代碼。 FPGA設(shè)計(jì)中，分頻分為偶數(shù)分頻和奇數(shù)分頻。 偶數(shù)分頻只要計(jì)上升沿的個(gè)數(shù)...
-
vivado學(xué)習(xí)——?jiǎng)?chuàng)建文件打開(kāi)上篇文章中創(chuàng)建的工程， 點(diǎn)擊Source中的“+”， 點(diǎn)擊Next， 點(diǎn)擊Create File， 在File type中選擇Verilog...
-
vivado學(xué)習(xí)——?jiǎng)?chuàng)建工程本例中，所用開(kāi)發(fā)板的FPGA為XC7K325TFFG900-2，使用語(yǔ)言為Verilog，使用的vivado版本為 vivado 2019....
-
想讓孩子變得樂(lè)觀向上，父母需要從改變自己開(kāi)始樂(lè)觀向上是一種很積極的心態(tài)，它可以幫助人們正視困難、克服困難，可以幫助人們?cè)谟龅轿ｋy時(shí)仍然能臨危不懼、積極探索。優(yōu)良的品質(zhì)總是人們追求的夢(mèng)想，做...
-
改掉暴躁的脾氣，做一個(gè)溫柔媽媽?zhuān)业娜齻€(gè)實(shí)用方法父母是孩子的第一任老師，父母的性格會(huì)影響孩子的性格，父母的一言一行都是孩子的榜樣，都是孩子要模仿的對(duì)象，暴脾氣也不例外。 脾氣暴躁的媽媽?zhuān)瑢?duì)孩子...
-
親子閱讀到底有什么好處呢？如何閱讀，才可以獲得更好的效果呢？我家大遠(yuǎn)11歲了， 十余年來(lái)的育兒生涯中，我做的最成功的事情，就是堅(jiān)持了親子閱讀。 因?yàn)閷?shí)際行動(dòng)驗(yàn)證了親子閱讀的好處，小學(xué)班主任對(duì)大遠(yuǎn)的評(píng)價(jià)是：...